你好，

我正在阅读这两个网站，使用一些解决方案来使用带有开漏输出的LED。

微控制器-驱动一个开漏数字输出LED -电气工程堆栈交换

使用开路漏口扩展器输出驱动led

我对PNP晶体管的解决方案感兴趣。两个网站都建议使用上拉电阻来减少泄漏电流。尽管两个网站都给出了泄漏电流的不同来源。

第一个网站，



“
如果Q1关闭，则不会通过Q1具有任何基本电流，因此LED将保持关闭。Q1将具有小的漏电流，并避免这将通过Q2被添加的Q2被添加。只要漏电流小于0.7 V /15kΩ=50μA，所有漏电流都会通过R3流动，因此可以确保Q2将完全关闭。
“

第二个网站,




“
可选的1MΩ电阻确保当端口输出高(高阻抗)时晶体管Q4是关闭的，它应该只有在温度升高时，Q4变得相对泄漏才必要。
“

所以我认为第一个是指从配置为开漏的晶体管的泄漏电流，第二网站是指来自PNP晶体管的漏电流。

我的问题是为什么电阻在任何一种情况下工作。为什么电流仍然没有流过PNP晶体管的基础？

谢谢

我的问题是为什么电阻在任何一种情况下工作。为什么电流仍然没有流过PNP晶体管的基础？

因为CB结是反向偏置的。

为什么不直接使用开漏输出来驱动LED阴极呢?如果你需要更大的电流，你可以使用逻辑电平P通道MOSFET，消除一个电阻。

如果是费用问题，我明白。在通孔封装中没有便宜的P通道mosfet。

因为CB结是反向偏置的。

为什么不直接使用开漏输出来驱动LED阴极呢?如果你需要更大的电流，你可以使用逻辑电平P通道MOSFET，消除一个电阻。

如果是费用问题，我明白。在通孔封装中没有便宜的P通道mosfet。

这些大约90美分来自信誉良好的来源:https://www.diodes.com/assets/beplay无法取钱datasheets/bs250p.pdf.

如果结上的电位差小于0.7V，流过基极-发射极结的电流很小。在每一种情况下，上拉电阻确保任何跨越基极发射极结的电位差将消失的小。这是欧姆定律的结果，如果通过一个设备的电流为零或非常非常小，那么设备上的电压降将为零或非常非常小。

在第二个例子中，你有一个1MΩ电阻。假设有1毫微安的电流流过它。应用欧姆定律计算电压降。

\（（1 \ times 10 ^ {-15} \; \ text a）（1 \ times 10 ^ {6} \; \ omega）\; = \; 1 \ times 10 ^ { - 9} \; \文本v \）

2。5伏减去1纳伏得到2。499999999伏，你可以看到变化的幅度。在浩瀚的宇宙中，你不必担心那些你几乎无法测量的东西。你可以对第一个例子做类似的计算，找出多少电流FET必须拉低Q2的基极从3.3 V到2.6 V，在那里晶体管将开始传导。
基本电流和电流通过R3的总和将通过R2，通过1.5kΩ滴加2.6伏。无情的应用程序欧姆的法律和KCL，以及KVL将告诉您您需要知道什么。

还有一件事：它写得它写的是LED的一侧必须连接到地面。LED肯定不在乎不关心 - 你为什么要你。

这些大约90美分来自信誉良好的来源:https://www.diodes.com/assets/beplay无法取钱datasheets/bs250p.pdf.

对我来说便宜不到一角钱(从有信誉的来源)……

因为CB结是反向偏置的。

我想什么时候谈到泄漏电流时，它们的意味着当结逆转偏置时的电流就像二极管一样。因此，LED应该关闭，但由于电流泄漏的电流放大，LED可以或可能无法开启。

为什么不直接使用开漏输出来驱动LED阴极呢?如果你需要更大的电流，你可以使用逻辑电平P通道MOSFET，消除一个电阻。

如果是费用问题，我明白。在通孔封装中没有便宜的P通道mosfet。

是的，在我的情况下，我需要晶体管，因为输出不能沉入足够的电流。这是一个个人项目，我很少使用BJT晶体管，所以这是我的推理。只是为了练习。

如果结上的电位差小于0.7V，流过基极-发射极结的电流很小。在每一种情况下，上拉电阻确保任何跨越基极发射极结的电位差将消失的小。这是欧姆定律的结果，如果通过一个设备的电流为零或非常非常小，那么设备上的电压降将为零或非常非常小。

在第二个例子中，你有一个1MΩ电阻。假设有1毫微安的电流流过它。应用欧姆定律计算电压降。

\（（1 \ times 10 ^ {-15} \; \ text a）（1 \ times 10 ^ {6} \; \ omega）\; = \; 1 \ times 10 ^ { - 9} \; \文本v \）

2。5伏减去1纳伏得到2。499999999伏，你可以看到变化的幅度。在浩瀚的宇宙中，你不必担心那些你几乎无法测量的东西。你可以对第一个例子做类似的计算，找出多少电流FET必须拉低Q2的基极从3.3 V到2.6 V，在那里晶体管将开始传导。

基本电流和电流通过R3的总和将通过R2，通过1.5kΩ滴加2.6伏。无情的应用程序欧姆的法律和KCL，以及KVL将告诉您您需要知道什么。

还有一件事：它写得它写的是LED的一侧必须连接到地面。LED肯定不在乎不关心 - 你为什么要你。

确定第二个网站，提及PNP晶体管泄漏。所以总有泄漏，但EB之间的电压越大，泄漏越大。因此，我们添加了一个上拉电阻以减少VEB电压，并因此减少泄​​漏，但总有一些。是对的吗？

对于第一个网站，提到泄漏从MOSFET，我不明白如何上拉电阻作为路径的电流，而不是EB结。因为结EB允许一些电流通过。但我猜这是相同的情况，上拉保持电压VB高，所以泄漏是可以忽略的。所以就像作者说的，除非电流大于0.7/(上拉电阻)，没有问题。

好的，谢谢你，我想现在我能够对此进行基本的理解。

更大的问题是漏电流会随着时间的推移打开FET。FET具有电容，通过泄漏电流充电。如果电压足够大，FET就会打开。ate需要多少电流才能打开?

你好KeepItSimpleStupid那

我只是在寻找如何用开漏输出驱动LED。我找到了这些例子，我对此感兴趣。但在我的情况下，我没有使用FET，我正在使用LD39050，

ld39050.fm（mouser.fr）

我想用一个LED输出“Power Good”。从那以后，我开始研究如何使用PNP和采取什么预防措施。这最终导致了我对这两个网站和泄漏电流的怀疑。

编辑：无论如何，这种想法很有意思，漏电流充电FET的电容器的可能性将FET的电容器充电到打开的点。

因此，对于FET，通常需要一个串联电阻(200欧姆比较流行)和简单FET驱动的漏电流路径。因为，“电容上的电压不能瞬间改变”，所以添加了电阻。为了更快的切换时间，你需要一个能提供足够电流来处理电容的驱动器。它也需要把电荷吸出来。

您必须处理的非evalyatites。有时串联三个1K电阻与3K电阻不同。PCB上的指纹可能很重要。地球磁场中的瓦楞线产生电流。安装在其边缘上的SMT电阻是不同的组件，而不是安装在它的身体上。