Synopsys最近宣布它有将其DesignWare IP组合与台积电(TSMC)的5nm制程技术相结合用于计算SoC。synopsys'DesignWare IP组合包括接口IP为广泛的高速协议和基础IP。
Synopsys为台积电的5纳米制程提供了业界最广泛的IP组合。图片由synopsys.
根据新闻稿，此Synopsys-TSMC协作将使公司的共同客户将其设计推向极限，同时降低整合风险。
正在进行的合作
Synopsys与台积电的合作是去年九月宣布。那时，Synopsys对许多设计进行了认证台积电的5纳米制程。此外，Synopsys的设计工具还通过TSMC的N5P和N6流程技术进行了认证。
台积电设计基础设施管理部高级总监李硕(Suk Lee)表示:“我们的与Synopsys紧密合作确保一个完善的设计流程，帮助客户满足对其HPC和移动设计增加复杂性的要求，并在5纳米流程上实现硅创新的成功。“
一个强大的联盟
台积电是全球最大的代工企业，也是苹果的主要供应商目前正被五角大楼要求开设一家美国芯片工厂。台积电的5纳米技术针对高性能计算应用和移动应用进行了优化，在这些应用中，低功耗要求是关键。
台湾台积5纳米生产设施之一。图片由台积电
Synopsys的IP加速计划包括一系列支持，包括IP原型工具包，如基于hap -70 fpga的原型平台。
计算SoC的新产品
声明强调了此次合作可能带来的一些新产品，包括:
- DesignWare的接口PHY IP组合，其中包括die-to-die, PCIe 5.0, CXL和CCIX，互连，和112G/56G以太网
- 高性能内存接口解决方案IP为DDR5,LPDDR5， 和HBM2 / 2E.
- 芯片到模具112G超短距离(USR)和超短距离(XSR)连接的可靠链接，产生极低的延迟
- 基金会IP.，包括低功耗逻辑库、多端口内存编译器和tcam
根据John Koeter的营销和IP纲领策略高级副总裁，他们在TSMC的5纳米工艺中提供的设计软件知识产权的举措将有助于公司为客户的高性能计算SOC的新时代的速度开发。“
Designware的遗产
Synopsys长期以来一直为SoC设计提供经过硅验证的IP解决方案。为了加快设计过程，包括从原型设计、软件开发到最终将IP集成到soc的所有工作，该公司提供了IP软件开发工具包、IP原型工具包和IP子系统。
DesignWare IP原型工具包帮助设计人员在SoC中实现IP。图片由synopsys.
也许最重要的是，Synopsys表示，它为客户提供了广泛的支持，减少了整合和最终赋予OEM所涉及的风险，以便更快地将其产品推向市场。
加快人工智能soc的发展
DesignWare为台积电5nm制程技术提供的接口和基础IP预计将于2020年第二季度末面世。
两家公司都希望，这一举措将有助于为人工智能、高云计算或网络和存储应用程序设计和制造soc的工程师，为市场带来高质量的产品。beplay体育app 苹果
特色图片(修改)使用礼貌synopsys.
你与AI合作吗？您在此类系统的原型过程中面临什么障碍？在下面的评论中分享您的想法。
