我的想法是，您发送一个信号来将触发器设置为高，并将相同的信号与电阻延迟延迟，然后将触发器重置为低......因此应该能够控制信号的长度。


这项工作吗?


我必须承认，我的运气非常好，经验触发器。
但我在其他筹码上的运气也很差。

不。如果4013的SET和RESET同时激活，Q和notQ同时激活就会进入混乱状态。
如果你把一个电容与每个设置和复位输入串联(小值，10nF左右)和一个电阻从每个设置和复位到地(10k左右)，那么它将工作。
当SIGNAL_IN高时，电容器会在SET上产生一个短暂的正脉冲，当4081输出高时，在RESET上产生一个短暂的正脉冲，因此SET和RESET不会同时有效。
顺便说一下，如果这是一个真实的电路，不要忘记把D和时钟连接到地。

同样值得一试，如果你正在实验:保持原来的电路，但连接高D，连接SIGNAL_IN到时钟。
连接SET到地。把RESET放在它所在的位置。

如何制造脉搏，
采取方波，分为两个，延迟一侧，将延迟和无延迟信号放入门口。
如果这个门是异或的，当输入不同时你会得到一个脉冲，

反转延迟线和脊柱栅极，允许上升或下降边缘检测。

如何延迟一个信号?

选项,
把几个门串联起来，
黑板上的长轨道，
一个延迟线
和RC电路(你有)

记住用一个低阻抗的方波驱动，例如使用另一个缓冲器。

https://electronics.stackexchange.c...s-signal-into-a-short-pulse-using-logic-gates

如上所述，您的电路存在问题。很容易修复。

1.填写所有组件的参考指示符。吗?不是一个称号。

2.删除4013。

2.连接在一起的输入4081。这现在是一个非反向缓冲区。

3.将电阻和电容的位置颠倒。

现在，当输入信号变为高电平时，它通过电容耦合到栅极，并且输入到栅极的输入变高。电阻开始放电电容。经过大约。0.7 x r x c，输入电压低于栅极的输入过渡级别，栅极变化状态的输出。

这是最基本的电路，足以证明R-C延迟网络的原理。但它有一个潜在的问题。

根据所需的延迟量，门的输入电压可能变得慢慢变化。门基本上是一个高增益线性放大器。当输入电压交叉过渡区域时，栅极放大电压噪声（一切都具有噪声），并在输出处产生噪声突发。解决方案正在将大型值电阻从门的输出添加到其输入，从而产生滞后。

作业时间:

https://en.wikipedia.org/wiki/hysterisesp#electronic_circuits.

另一个问题是电容过度驱动栅极输入。解决方案是在电阻上增加一个小信号二极管，但这是另一个话题。

正义与发展党

使用单稳态多谐振荡器，如74HC123, CD4528, CD4538。

…或者如果你想使用4013，你可以通过驱动RC组合和Signal_out来消除AND门并重置4013。不过，这需要Signal_in的持续时间少于所需的脉冲宽度。

…或者如果你想使用4013，你可以通过驱动RC组合和Signal_out来消除AND门并重置4013。不过，这需要Signal_in的持续时间少于所需的脉冲宽度。

好主意，如果你将SIGNAL_IN连接到CLOCK，将D连接到V+，它将工作于任何长度的输入信号!

谢谢大家…!

稍后我会带着更多的问题回来。