TTL逻辑门

计算实践:计数从0到31个二进制,八进制和十六进制:

学习分析数字电路需要学习和实践。通常,学生通过大量的实践工作示例问题与那些课本提供的检查他们的答案或老师。虽然这是好的,有一个更好的方法。

你会学到更多构建和分析实际电路,让您的测试设备提供“答案”,而不是一本书或另一个人。成功circuit-building练习,遵循这些步骤:

1. 画出原理图数字电路的分析。
2. 精心构建这个电路试验板或其他方便的媒介。
3. 检查电路的准确性的建设,每个线每个连接点,并验证这些元素在图上一个接一个。
4. 分析电路,确定所有输出逻辑状态给定的输入条件。
5. 仔细衡量这些逻辑状态,来验证你的分析的准确性。
6. 如果有任何错误,仔细检查你的电路的建筑图,然后仔细re-analyze电路re-measure。

总是确保电源电压水平在规范您计划使用的逻辑电路。如果TTL,电源必须是一个5伏监管供给,适应值尽可能接近5.0伏直流。

一个方法你可以节省时间和减少错误的可能性逐步开始从一个非常简单的电路和添加组件增加其复杂性分析后,而不是为每个实践构建一个全新的电路问题。另一个节省时间的技巧是重用相同的组件在各种不同的电路配置。这种方式,你不需要测量任何组件的价值不止一次。

确定每一个逻辑门的名字,并完成各自的真值表:

最简单的数字逻辑电路是一个类型逆变器,也被称为一个反相缓冲,或非门。这是逆变器的原理图门由双极晶体管(transistor-to-transistor-logic,也被称为TTL),连接到一个领域开关和LED显示:

最左边的晶体管的原理实际上是没有使用晶体管,而是作为一个“转向功能二极管“网络,像这样:

确定领导的状态在每一个输入的开关的两个位置。表示的逻辑电平开关和LED的真值表:

下面是一个TTL逻辑门的内部示意图。基于你的晶体管电路的分析,确定什么类型的门(XOR,或与非,也没有,等):

提示:double-emitter晶体管被用作一对二极管,而不是一个放大装置!

一个非常重要的概念来理解在数字电路的区别目前的采购和当前沉没。例如,检查这个大门TTL反相器电路,连接到负载:

这个门的输出电路通常被称为“图腾柱”,因为这两个输出晶体管叠在另一片之上,如数字图腾柱。是一个门电路,图腾柱输出级可以吗源负载电流,水槽负载电流,还是都有?

一个非常重要的概念来理解在数字电路的区别目前的采购和当前沉没。例如,检查这个开启大门TTL反相器电路,连接到负载:

集电极开路盖茨特别指定的原理图符号的标记在门形状:

这是门电路可以吗源负载电流,水槽负载电流,还是都有?

基于分析一个典型的TTL逻辑门电路(参考数据表为TTL逻辑门如果你需要一个内部栅电路原理图),判断逻辑状态是“假设”的TTL门时输入“浮动”(已断开连接的)。

这对我们有什么分歧为TTL逻辑门在选择输入设备吗?例如,如果我们希望使用一个单刀,单投(SPST)开关作为TTL逻辑门的输入设备,是什么最好的方法将这种装置连接到TTL输入?该开关连接TTL V的输入_CC当关闭,或者应该连接的输入V_EE什么时候关闭?为什么它重要吗?详细解释你的答案。

一个逻辑探测器是一个非常有用的工具来处理数字逻辑电路。它指出“高”和“低”通过领导的逻辑状态,给目测只有适合每个国家的电压水平。

这是一个逻辑探测器使用的示意图比较器。每个比较器阈值调整电位器,所以它可能被设置为显示其各自的逻辑状态只有在信号范围内的电压是由逻辑制造商声明:

当这个逻辑探测器电路连接到V_CC和V_EE电源端子的TTL电路供电,电压水平测试点TP1和TP2应该调整,为了调查正确显示“高”和“低”TTL逻辑状态?咨询四与非门的数据表编号74 ls00或54 ls00。两者都是遗留TTL集成电路。

一个学生构建以下数字电路在无焊料的案板(一个“proto-board”):

浸电路是一个TTL十六进制逆变器(它包含六个“变频器”或“不”逻辑门),但只有其中一个盖茨正在本电路中使用。学生的目的是建立一个精力充沛的逻辑电路unactuated按钮开关时,断开的LED开关时按下:这样的领导表示相反的状态开关本身。然而,在现实中导致失败激励无论什么状态的开关。

第一个问题:你将如何使用万用表作为逻辑探测器检查逻辑状态点在这个电路,为了解决吗?

第二个问题:假如你检查销# 1在集成电路的逻辑状态,两种状态的切换(压和unpressed),并发现销# 1总是“高”。如何测量表明学生在这个电路设计缺陷?你会推荐这设计缺陷是如何解决的?

画出路径的所有电流电路输入“低”状态:

现在,画出路径的所有电流电路输入“高”状态:

每个领导的电力供应在哪里?有什么关系之间的负载电流(领导)和门输入电流(通过领域开关)?

同时,解释如何计算合适的带限流电阻的值在这个电路。

这里显示的数字电路是一个unanimous-yea投票探测器。八个不同的选民的选票的设置开关关闭(是的)或开放(不)的位置。根据提供的逻辑函数TTL盖茨,LED将激活当且仅当所有开关都关闭:

在数字电路中是很常见的示意图,电源(V_CC)是为了简单起见省略了。这类似于电源连接的遗漏在许多运算放大器电路示意图。

如果我们画一个真值表电路,有多大(行数和列)表必须吗?

假设我们希望修改这个电路,这样一个机电贝尔将戒指当unanimous-yea是投票,而不是仅仅照明一个小领导。贝尔我们想使用相当大,其电磁线圈图3安培的电流,电压12伏直流:除了最后一门来源的能力。我们如何修改电路,以便最后一门能够激励这钟,而不只是一个领导?

图腾柱TTL盖茨通常有很大的不同在他们的最大源电流和最大反向电流(I_哦与我_OL)。识别哪些额定电流通常是更大的,这也解释了为什么。

在高速数字电路逻辑门参数非常重要传播延迟:门上的状态变化之间的延迟时间的输入和相应的状态变化,门的输出。咨询任何TTL逻辑门的制造商的数据表和报告典型的传播延迟时间发表。

同时,解释导致逻辑门传播延迟。为什么不改变输出状态瞬时当输入变化状态?

逻辑门是有限数量的输入,一个输出可以可靠地开车门。这个极限被称为扇出:

解释为什么这个极限存在。是什么TTL逻辑门的建筑固有的限制数量的TTL输入任何一个TTL输出可以开车吗?如果超过这个极限会发生什么?

定位数据表的TTL门和研究其扇出极限。注意:这个数字将随引用的特定类型的TTL (L, LS, H,肌萎缩性侧索硬化症,等等)。

解释为什么它通常是一个非常糟糕的设计实践不同逻辑门的输出连接在一起,是这样的:

然而,有一些特定的情况下“并联”门输出是可以接受的。例如,它是可以并行的两个或两个以上的逆变器,是这样的:

不会做损害如果集电极开路输出门是平行的,要么(虽然产生的逻辑函数可能是奇怪的):

最后,盖茨的停课输出也可能他们输出平行如果采取某些预防措施:

具体而言,会导致被盖茨“并联”他们的输出?一般来说,必须遵循什么样的原则,以“平行”逻辑门输出没有损坏的风险?解释这三个可以接受的“平行”场景所示达到这一标准。

建议:问题的多个盖茨不得不输出逻辑电压信号到常见的导体(“公交车”)总线争用。尝试寻找这个词在你的研究,看看在平行的盖茨找到有用的信息你!

逻辑门电路的一个重要参数噪声容限。究竟什么是“噪声容限”,逻辑门和它是如何定义的?

具体来说,多少噪声容限数字电路组成的专门TTL盖茨?

注意:您将需要咨询TTL门数据正确地回答这个问题。beplay无法取钱

预测这个逻辑门的操作会影响电路由于以下的缺点。考虑每个故障独立(即一次,没有多个错误):

二极管D₁未开放:

二极管D₁失败的做空:

二极管D₂未开放:

电阻R₁未开放:

电阻R₂未开放:

电阻R₄未开放:

对于每个这些条件,解释为什么由此产生的影响将发生。

预测这个逻辑门的操作会影响电路由于以下的缺点。考虑每个故障独立(即一次,没有多个错误):

二极管D₁未开放:

二极管D₁失败的做空:

二极管D₂未开放:

电阻R₁未开放:

电阻R₂未开放:

晶体管问₂发射器终端未开放:

晶体管问₃发射器终端未开放:

对于每个这些条件,解释为什么由此产生的影响将发生。

在TTL电路,直流电源的一侧通常被贴上“V_CC”,而另一边是贴上“V_EE”。这是为什么呢?什么下标“CC”和“EE”代表什么?

真实故事:从前,有一个机械工厂包含一定数量的计算机控制的机床(车床,米尔斯,磨床等),其中一个的机器被证明是非常“挑剔”开始。有时,它会正常工作当你按了“开始”按钮,和其他时候拒绝工作。问题是如此糟糕,这必须的机械师负责操作这个工具几乎成为了迷信,表演仪式舞蹈在按下“开始”按钮之前,异想天开地希望改善他们的运气。

电工被称为服务这台机器,但他能找到电源电路没有什么不妥。所有高压设备(变压器、继电器、电动机、电动机控制电路等)似乎是在良好的工作秩序。这个问题,不管它是什么,居住在机器的电子控制电脑。电脑没有发送“开始”信号时的电动机控制电路被“开始”按钮。

电子技术员被排除电脑,他能够修复它在几分钟内。他说,问题是计算机的直流电源:电压调整器调整。电位计的转折,技术员能够“修剪”稳压5.00伏特,适合TTL电路的在它应该在的地方。

电源电压是5.00伏特不远前技术员调整它。电源电压允许偏离多远TTL逻辑电路,还有保证正确操作?咨询的一个或多个集成电路对于遗留数据TTL逻辑beplay无法取钱电路(不是新高速CMOS 54 hcxx和74 hcxx芯片)来获取你的答案。

在这个电路,一个门是用来给一个拨动开关控制LED的闪烁:

“不稳多谐振荡器”只不过是一个振荡器,产生低频方波信号,在标准TTL电压水平(0和5伏)。

策划的输出波形门(即领导的电压信号),给出下面的输入条件:

提示:它有助于你分析的数字波形如果你第一次写门正在考虑的真值表,供你参考。

这是什么意思,如果你看到一个逻辑门符号和一个奇怪的“S”图绘制原理图里面吗?

对于一个真正的TTL门(不是高速CMOS),默认的是什么逻辑状态的输入行左浮动(既不连接到V_CC和地面)?解释这是为什么。

解释为什么允许的电源电压范围为一个真正的TTL(不是高速CMOS)逻辑门太窄了。什么是典型的一个真正的供应电压范围TTL门,为什么不能这种类型的逻辑门操作从一个广泛的电压作为CMOS盖茨可以吗?