到目前为止,我们已经讨论了类似物和数字IC。在此概述中,我们将研究射频(RF)集成电路设计的广泛笔触。
RFIC设计注意事项
RF IC设计,就像模拟IC设计的利基区域一样,通常是一个自定义过程,它是由一个或经常通过许多EDA工具提供帮助的。RF IC设计的确切性质的一部分是,寄生虫和包装特征对RF电路的性能有一阶影响。因此,RF IC设计通常是一个迭代过程,涉及在整个IC设计过程中广泛使用EM模拟,寄生建模和包装建模。
LMH3401,一种针对RF应用优化的完全差分放大器。图像德州仪器
系统预算参数
RF IC设计还根据关键参数的“系统预算”(例如噪声图,功率,功率,相位噪声,谐波,线性等)的“系统预算”给出了性能要求和约束。此预算由系统级设计团队确定,这将预算限制和性能要求传递给了负责系统图中每个块的RF设计人员。这些块进一步分解为拓扑和电路,这些拓扑和电路经历了使用可以处理IC的EM模拟工具的设计,仿真,优化和布局仿真过程。
IC设计约束
由于某些芯片被动剂(例如电感器和电容器)受到铸造的严重约束,RF IC设计师通常对这些组件的尺寸和值的控制有限。这导致设计的不确定性更大,并且可能需要在来回过程中设计和测试新组件,以产生最能满足RF电路需求的组件。
在某些情况下,RF设计人员可能需要对键 - 系列和其他与铸造厂无关的包装动态进行其他建模,以准确预测最终组装中的寄生虫和最终设备性能。许多RFIC被作为裸露的模具传递,并将电线直接粘合到组件或托盘中,而不是典型的IC包装和PCB放置。
EM模拟
一旦RF IC处于物理布局阶段,通常会有一些至少涉及IC包装的EM模拟,电路仿真和寄生提取的迭代,但也可能考虑到设备的PCB和外部电路。这样做的原因是,由于附近的外部电路,电气/磁场,温度,电磁信号和其他环境因素,RF电路(与高度敏感的模拟电路一样)可能会经历急剧的性能变化。
即使在胶带出口之后,测试,模型增强和在提交最终设计并开始生产之前,也经常需要进行其他优化。
EM建模的多层调节是RF设计EDA工具的函数。图像节奏
RF抽象水平
以下是RF IC的一般抽象水平:
- 功能
- 行为的
- 宏
- 电路
- 晶体管
- 物理布局
RFIC设计流
以下描述了工程师可能遵循的工作流程设计RF集成电路的工作流程:
- 设计规范
- 规格
- 约束
- 拓扑
- 测试基准开发
- 系统设计
- 高级系统设计和预算
- 行为建模
- 电路合成
- HDL混合级别SIM
- 混合分区
- 电路设计
- 铸造设计套件的使用
- 螺旋电感器合成/建模
- 详细的电路设计
- 电路模拟
- 时间域
- 频域
- 物理设计
- 布局
- 电磁模拟和提取
- 寄生虫提取
- 提取片上的被动
- 提取包装寄生虫
- 设计规则检查(DRC)
- 布局与示意图(LVS)
- 系统验证测试工作台
- 签署网络提取/胶带
在本系列的最后一部分中,我们将研究混合信号IC设计。