在前一篇文章中，我们讨论了a为了降低二次谐波失真，需要采用对称的PCB布局。
在本文中，我们将看到，如果没有适当的解耦，我们就不能从高速运算放大器中提取最大的线性性能。此外，我们将讨论简单地重新布置去耦电容器可以影响高速放大级的失真性能。
差的电容去耦会增加失真
PCB的电源导体和接地导体确实表现出一些电感。如果我们试图直接通过电源和接地导体提供设备的高频电流，这个电感会导致问题。
回想一下，电感上出现的压降与电流的变化率成正比。因此，在更高的频率下，一个相对较大的电压降将出现在电源和接地导体上，我们将无法向集成电路提供恒定的供电电压。
使用高速运放时，供电电压的变化与信号有关，因此线性性能将显著降低。
为了解决这个问题，我们在运放电源引脚附近放置去耦电容。作为一个电荷源，去耦电容器提供高频电流，并显著减少电源电压的变化。下图显示了驱动100 ω负载的AD9631运放输出端的频率内容。
图1所示。左为适当解耦和右为无解耦的AD9631运放的频谱输出。图片由模拟设备。
如您所见，通过适当的解耦，失真分量大大减少。
请将电容接地端子与运放输入端保持距离
PCB布局是优化高速板失真性能的关键因素。考虑下面所示的使用SOIC封装中的运放的非反相放大级的布局示例。
在这些例子中，所有的元件都放在板的顶部，只有正极的旁路电容(Cbypass1)在底部。我们假设电路板有一个专用的接地面，通过绿色圆圈表示的孔，将一条线或衬垫连接到这个接地面上。
图2。两个电路图不同的位置的旁路电容的负轨。
正如你所看到的，这两种布局完全相同，除了放置负轨的旁路电容(Cbypass2)。而左边的布局将C的地面一侧bypass2在靠近运放输入端时，右边的布局试图让这个终端靠近负载，远离运放输入端。
图2(b)中的布局可以获得更好的失真性能。
注意返回电流路径
要理解为什么图2(b)中的布局具有较低的失真，可以考虑当施加到负载上的信号为负极性(即C)时流过接地面的返回电流bypass2为负载提供电流。
当输出信号极性为负时，从负载引出的电流流过顶层通道和运放电路，如图3中蓝色箭头所示。
图3。与图2中相同的图表，但是用蓝色箭头显示了当前的流。
我们知道高频返回电流直接在信号迹线下流动最小化循环面积。因此，图3(a)中布局的返回电流应该遵循类似于红线所示的路径。
然而，重要的是要注意，尽管大多数返回电流直接在信号道下面流动，它仍然可以在接地面上稍微扩散，如图4所示。
图4。高频回流电流分布。图片由Segera戴维斯。
因此，在图3(a)中的布局中，返回电流会干扰运放输入端的电压。耦合到运放输入端的误差信号与信号有关，因此会导致运放输出的失真。由于与信号相关的误差电压只出现在输出电压的一个极性(负极性)，它主要是增加二次谐波失真。
在图3(b)的接地面上，返回电流将选择什么样的路径?
同样，直接位于信号轨迹下方(蓝色箭头下方)的路径将提供尽可能低的电感。然而，在这种情况下，旁路帽的接地侧非常接近负载的接地端。因此，与电感最小的路径相比，3(a)中红色箭头所示路径可以提供非常小的电阻。事实上，返回电流会选择阻抗最小的路径(路径电感和电阻都要考虑)。
为了确定回流电流的准确分布，我们需要模拟工具;然而，我们可以推断出一部分回流电流将围绕红色箭头流动，而相对较小的电流将在蓝色箭头下方流动。由于在信号迹线下方流过的电流相对较小，我们可以预期在电路敏感节点下方(运放输入周围)有一个“更安静”的接地。
使旁路帽的接地侧远离运放输入是一种有效的减少谐波失真的技术，不同芯片制造商的不同技术文件中通常推荐这种方法。
如果负载离运放输出很远怎么办?
让我们再看一个例子，如图5所示，负载距离运放输出有一定距离。
图5。我们的例子是运放电路，但负载离运放输出较远。
同样，我们应该让旁路电容的接地侧远离运放输入端。电容应靠近运放电源引脚，其接地端子靠近运放输出。
相当大一部分的回流电流应该遵循上面讨论过的低阻路径，最终到达下图中红线所示的回流电流路径。
为了从高速运算放大器中获得最大的线性性能，需要适当的解耦。此外，旁路电容的接地侧应该靠近运放的输出端，远离运放的输入端，这样我们可以在电路敏感节点(运放输入端的周围)下有一个“更安静”的接地。
