自20世纪60年代以来，集成电路工业蓬勃发展，部分原因是强大的电子设计自动化(EDA)工具。两个行业领导者，Cadence和Synopsys，都是在20世纪80年代中期开发的，并一直是IC设计师的主要行业产品。另一家EDA公司Agnisys于2000年代后期进入市场，并获得了一定的知名度。
在过去的几个月里，这三家主要的EDA公司都对他们的软件套件进行了值得注意的改进。10月是一个特别繁忙的月份，Cadence和Synopsys的新闻上周才发布。在本文中，我们将介绍每个公司的更新，以及它们对实践工程师的意义。
Synopsys Silicon Lifestyle Management (SLM)平台
Synopsys最新产品its硅生活方式管理(SLM)平台，旨在提供持续的后硅分析、维护和优化。
该公司声称，该软件工具是业界首款基于数据分析的soc优化工具。该平台的构建是为了提供关键性能、可靠性和整个芯片寿命的安全问题的可见性。通过这种方式，Synopsys希望在设备和系统生命周期的每个阶段优化操作活动。
_platform.jpg)
硅生命周期管理(SLM)平台的图表。图片由Synopsys对此
新平台的主要理念是，通过应用对可用芯片数据进行操作的针对性分析引擎，该工具可以在半导体生命周期的每个阶段实现优化，从设计实现到制造、生产测试、启动，最终在现场操作。
节奏的系统贵宾
另一个值得探索的更新是beplay体育下载不了Cadence发布新软件工具:系统级验证IP (VIP)。
Cadence构建VIP以提供新的工具和库，用于自动化SoC testbench组装、总线和CPU流量生成、缓存一致性验证和系统性能瓶颈分析。
系统VIP组件。截图使用节奏
该软件有一个内置的testbench生成器，旨在让工程师测试复杂的系统，如内存和缓存。这个特性，再加上系统流量库，可以帮助设计人员测试一致性、性能、PCIE和NVMe子系统等因素。
Cadence声称，使用这个工具可以将芯片级的验证效率提高10倍。
Agnisys的SLIP-G和SoC Enterprise
七月底，Agnisys宣布推出三款新产品:SLIP-G、SoC Enterprise和IDS NextGen (IDS- ng)。我们将简要地看一下与IC设计最相关的两种产品，SLIP-G和SoC Enterprise。
第一个新产品是IP生成器标准库(SLIP-G)，旨在帮助SoC设计人员在设计中寻找IP——工程师是从头开始设计还是从货架上取下IP。
SLIP-G是一个可配置IP生成器库，它提供了IP定制和配置的接口，并生成IP寄存器-传输层(RTL)设计、符合通用验证方法(UVM)的testbench模型和编程序列。
包含SLIP-G和SoC Enterprise的方框图。图片由Agnisys
接下来，设计师的任务是将SLIP-G IP和其他块组装到一个SoC中。Agnisys的下一个新发布的工具SoC Enterprise (SoC- e)是一个用于设计组装的环境。
SoC- e根据SoC体系结构的需要生成RTL聚合器、桥接器和多路复用器。SoC- e可以自动集成和连接这些块、SLIP-G IP、来自其他来源的IP和用户块到一个完整的SoC中。
EDA工具的有用性取决于项目
这些工具中的每一个都对软件功能提供了一些显著的改进，以帮助设计者开发soc。这些软件更新展示了IC设计人员在设计过程的各个阶段的多方面价值。尽管如此，一个强大的EDA工具的一些特性仍然是不变的。
例如，软件的可用性可能是一个主要的决定因素;如果工程师在学习平台时遇到一个陡峭的学习曲线，这将严重阻碍设计过程。最后，虽然这些软件工具有助于提高设计、可靠性和上市时间，但真正重要的是设计工程师对特定项目的偏好和需求。
