精密数模转换器可能会非常棘手。这里有一些指针好好利用它们。
介绍
精密数模转换器广泛使用在许多应用程序中,如仪表和测量、PLM、过程控制和运动控制。目前SAR adc去18位在x-MSPS甚至更高的分辨率,而Σ-Δadc可以24 -或32位的分辨率在数以百计的过度增殖。用户正面临越来越多的困难限制了信号链噪音,像在实现过滤器,利用高性能adc不限制adc的能力。
本文讨论相关的设计挑战,考虑实现模拟和数字滤波器ADC信号链达到最佳性能。如图1所示,数据采集信号链可以利用模拟或数字滤波技术,甚至是两者的结合。由于精密SAR和Σ-Δadc通常在头奈奎斯特采样区域,本文将专注于低通滤波器。并不是意图解决特定的低通滤波器设计技术在这篇文章中,而是他们的应用程序在ADC电路。
图1所示。通用数据采集信号链。
理想和实际的过滤器
理想低通滤波器应该有一个陡峭的过渡带和优秀的增益平坦的通带的砖墙虚线所示如图2所示。此外,阻带衰减应减少任何剩余带外信号为零。一些常用的反应实际的过滤器是彩色线如图2所示。如果通带增益不平坦或展品涟漪,这种反应可能规模的基本信号。阻带的衰减也不是无限的,这限制了筛选的噪音乐队。也可以有一个过渡带没有大幅下降,这会降低噪声衰减的截止频率。此外,所有非理想滤波器引入相位延迟或群延迟。
图2。理想滤波器与振幅响应实用过滤器。
模拟滤波器和数字滤波器
模拟低通滤波器可以消除高频噪声和干扰的信号通路在ADC转换来帮助避免与别名噪声污染的信号。它还消除了过激励信号的影响超出了滤波器的带宽,以避免调制器饱和度。在输入过电压的情况下,模拟滤波器也限制了输入电流和输入电压变弱。因此,它可以保护ADC的输入电路。噪声峰值骑在满刻度附近信号有可能饱和adc的模拟调制器。他们必须与模拟滤波器衰减。
自数字滤波后发生转换,它可以去除噪声,在转换过程中注入。在真实的应用程序中,基本信号的两倍采样率远高于奈奎斯特频率表示的定理。postdigital过滤器可以被利用来减少噪声(如输入信号带宽以外的噪声,电源噪声、参考噪声,噪声饲料通过数字接口,ADC芯片热噪声,或量化噪声)注射在转换过程中通过使用过滤技术和更高的分辨率更高的信噪比。
表1简要列出了优点和缺点的模拟滤波器和数字滤波器。
表1。模拟滤波器和数字滤波器
| 模拟滤波器 | 数字滤波器 | |
|---|---|---|
| 设计的复杂性 | 高的高性能过滤器 | 低 |
| 成本 | 高(取决于选定的模拟组件) | 低 |
| 延迟 | 低 | 高 |
| 添加剂噪声 | 添加组件热噪声在频带 | 可能引入数字噪声由于量化 |
| ADC输入保护 | 是的 | 没有 |
| 可编程的 | 没有 | 是的 |
| 漂移误差 | 是的 | 没有 |
| 老化 | 是的 | 没有 |
| 多通道匹配错误 | 是的 | 没有 |
限制的RC平滑滤波器ADC前端接口
在模拟对话文章”前端放大器和RC滤波器设计的精密SAR模拟-数字转换器,“艾伦•沃尔什的RC滤波器的应用程序示例AD7980ADC如图3所示。
计算RC滤波器进行低通滤波器截止带宽为3.11 MHz。然而,一些设计师可能意识到3.11 MHz远远大于100 kHz的输入信号,所以过滤器不能有效地减少噪声的乐队。实现更高的动态范围,他们可能取代590Ω电阻与100 kHz, 3 dB带宽。这种方法有两个主要问题。后将会有更多的通带衰减,和振幅衰减30%约100 kHz AD7980 ADC的例子中,信号链精度将大大减少。较小的带宽意味着较大的沉淀时间,这使得AD7980内部取样维持帽无法在指定的收购完全充电时间为下一个有效的转换。这导致退化的ADC转换的精度。
设计师应该确定面前的RC滤波器ADC可以完全解决目标获取的时间内。这是特别重要的adc精度要求更大的输入电流或等效输入阻抗小。一些Σ-Δadc最大输入RC值要求无缓冲的输入模式。额外的狭窄与较大的电阻或上限低通滤波器,可以添加在前面的输入放大器,通常有一个很大的输入阻抗。另外,可以选择adc具有很高的输入阻抗,如ADAS3022拥有500 MΩ输入阻抗。
图3。RC滤波器使用AD7980 16位,1议员ADC。
1。过滤沉降时间多路采样信号链
多路输入信号通常包含大步骤当切换频道。在最坏的情况下,一个频道在负全面,而下一个通道是积极的满刻度(参见图4)。在这种情况下,输入步长将ADC的全部范围,当mux切换频道。
mux后一个过滤器可用于渠道,使设计简单,成本低。正如上面所讨论的,模拟滤波器总是介绍沉淀时间。每次mux交换机之间的通道,这一个过滤器必须充电的价值选择的通道,从而限制了吞吐率。更快的吞吐率,一个过滤器前的每个通道mux可以选择,但这需要更高的成本。
图4。多路输入信号链。
2。通带平坦和过渡带限制和噪音
应用程序遇到高噪声水平,特别是那些高水平的干扰发生接近第一奈奎斯特的边缘区,需要过滤器与激进的辗轧。然而,众所周知在实际模拟低通滤波器,从低频到高频振幅滚下来,过渡带。更多的筛选阶段,或者订单,可能有助于改善平面度带内信号和呈现一个窄过渡带。然而,这些过滤器的设计是复杂的,因为他们太敏感获得匹配实际在几个数量级的衰减。此外,任何组件,如电阻器或一个放大器,信号链中添加将介绍带内噪声。
图5。理想的巴特沃斯过滤器过渡带不同的订单。
有一个权衡模拟滤波器设计的复杂性和一些特定的应用程序的性能。例如,在输电线路继电保护的AD7606,保护通道的精度要求较低的基本50 Hz / 60 Hz输入信号及其相关的前五次谐波,比测量通道。一个一阶RC滤波器可用于保护通道,而二阶RC滤波器提供了更好的更积极的带内平坦和渐变过渡的测量通道。
3所示。相位延迟和匹配误差同时采样
滤波器设计不仅仅是频率设计;用户可能还需要考虑时域特征和模拟滤波器的相位响应。相位延迟可能是一些实时应用程序的关键。阶段变更变得更糟糕的是如果根据输入频率相位变化。相位的变化一个过滤器通常是测量群延迟。对于一个非常数的群延迟,信号传播的时间,导致一个贫穷的脉冲响应。
对于多通道同步采样应用程序,如电机的相电流测量控制或电力线路监控、相位延迟匹配错误也应该被考虑。确保额外的相位延迟匹配错误引起的跨多个通道过滤器可以忽略不计,或在信号链误差预算操作温度范围。
4所示。组件选择挑战低失真和噪声
低谐波失真和低噪声的应用程序,用户必须选择合格的组件的信号链的设计。模拟电子略有非线性产生谐波失真。在沃尔什的文章中,他讨论了如何选择一个低畸变放大器以及如何计算放大器的噪声。而活性成分,如放大器需要低(THD + N,被动组件的失真和噪声等常见的电阻和电容也需要被考虑。
从两个来源:电阻表现出非线性电压系数和功率系数。取决于应用程序,电阻由特定的制造技术,如薄膜或金属电阻,可以在一个高性能的信号链是必要的。输入滤波电容也可能添加显著变形如果没有正确地指定。聚苯乙烯和NP0 / C0G瓷电容器可以很好的替代改善飞如果成本预算允许。
除了放大器噪声,甚至电阻器和电容器电子噪声是由电荷的热骚动运营商内部均衡的电导体。热噪声的RC电路有一个简单的表达式,作为高R有助于过滤要求以及更多的噪音。RC电路的噪声带宽1 / (4 RC)。
给出两个公式来估计rms电阻的热噪声和小电容。
kB(玻耳兹曼常量)= 1.38065×10-23m2kgs-2K-1
T是温度K
f是砖墙滤波器近似带宽
图6显示了NP0帽的拉力测量性能的影响与一个X7R上限EVAL-AD7960FMCZ评估板:(a)显示10 kHz的光谱单频正弦波和C76 C77 1 nF 0603 NP0帽,(b)显示频谱使用1 nF 0603 X7R帽。
图6 (a) 0603 1 nf NP0帽
图6 (b) 0603 1 nf X7R帽
图6。NP0与X7R官帽的影响在一个EVAL-AD7960FMCZ评估板。
记住以前的设计问题,主动模拟滤波器可以设计使用ADI的模拟滤波器向导。它将计算电容和电阻的值,以及选择放大器所需的应用程序。
数字滤波器的考虑
SAR和Σ-Δadc一直稳步实现高采样率和输入带宽。在奈奎斯特率的两倍过采样信号均匀扩散的ADC量化噪声功率双频段。然后很容易设计数字滤波器band-limit数字化信号,然后毁掉所需的最后的采样率。该技术减少了带内量化误差,提高ADC信噪比。这种技术可以减少压力放松反锯齿过滤器的过滤碾轧。过采样技术减少过滤器上的要求,但需要更高的采样率adc和更快的数字处理。
1。实际的信噪比改善利用ADC的过采样率
利用过采样和一大批杀害过滤器,信噪比的改善可以来源于理论信噪比一个N位ADC:信噪比= 6.02×1.76 N +数据库+ 10×log10 (OSR), OSR = fs / (2×BW)。注意,这个公式只适用于理想的adc,只有量化噪声。
图7。奈奎斯特采样过密的转换器。
许多其他来源中引入噪声ADC转换代码。例如,有噪声信号源和信号链组件,芯片热噪声、散粒噪声、电源噪声,噪声参考电压,数字直通的噪音,由于采样时钟抖动和相位噪声。这种噪声可能在信号频带分布均匀,并出现闪烁噪声。因此,实际的实现信噪比改善的ADC通常低于计算公式。
2。与过采样动态改进EVAL-AD7960FMCZ评估板
在应用程序指出一个- 1279 (PDF),结果表明,测量动态范围是18位AD7960 ADC采样过量的256×123分贝。这个应用程序是用于高性能数据采集信号链,如光谱、核磁共振成像(MRI),气相色谱法,以及振动、石油/天然气,和地震系统。
如图8所示,测量采样过量动态范围显示1 dB 2 dB退化从理论计算信噪比的改善。因为低频噪声来自信号链组件限制了动态范围的整体性能。
图8 (a)没有OSR的动态范围
图8与OSR = 256 (b)动态范围
图8。动态范围改进OSR 256。
3所示。利用一个集成的数字滤波器在SAR和Σ-Δadc
通常,数字滤波器驻留在一个FPGA, DSP处理器。减少系统设计工作,阿迪提供了一些精密adc集成数字滤波器。例如,AD7606数字sinc滤波器有一篇一阶采样过密。它很容易配置上下拉操作系统。Σ-ΔADC AD7175-x不仅有传统sinc3过滤器,而且sinc5 + sinc1和增强50 Hz和60 Hz拒绝过滤器。AD7124-x提供了快速沉降模式(sinc4 + sinc1或sinc3 + sinc1过滤器)功能。
4所示。权衡与多路复用采样adc延迟
数字滤波器有延时的缺点,这取决于数字滤波器的订单和主时钟频率。实时应用程序的延迟应限制和循环响应时间。数据表的输出数据率的有效转换时可用连续转换执行在一个单一的渠道。当用户切换到另一个频道,需要额外的时间Σ-Δ调制器和数字滤波器来解决。与这些相关联的沉淀时间转换器是输出数据所花费的时间来反映一个通道后的输入电压变化。准确地反映模拟输入通道变化后,数字滤波器必须刷新的数据与之前的模拟输入。
前Σ-Δadc的频道切换速度的一小部分数据输出率。因此,在开关应用,如多路数据采集系统中,重要的是要意识到转换的速度可用几次小于转化率达到连续抽样单通道。
一些新的ADIΣ-Δadc,比如AD7175-x,包含优化数字滤波器来减少沉降时间通道切换。AD7175-x的sinc5 + sinc1过滤器是针对多路复用的应用和实现单周期结算10过度增殖和较低的输出数据率。
5。避免混叠与数字滤波器大量毁灭
正如在许多文章中所讨论的,过采样频率越高,模拟滤波器的设计就变得越容易。当抽样以更高的速度比你需要满足奈奎斯特,一个简单的模拟滤波器可以用来避免任何接触从极高的频率混叠。很难设计一个模拟滤波器衰减所需的频段不失真,但容易设计模拟滤波器拒绝高频率与采样过密。然后很容易设计数字滤波器band-limit转换信号,然后毁掉最后所需的采样率在不损失所需的信息。
实现大量毁灭之前,需要确保这个重采样不会引入新的混叠问题。确保输入信号遵循奈奎斯特定理指大量毁灭后的采样率。
EVAL-AD7606 / EVAL-AD7607 / EVAL-AD7608EDZ评估板可以运行在200每通道过度增殖。在接下来的测试中,其配置取样6.25过度增殖的过采样率32。这时,一个3.5 kHz 6 dBFS正弦波AD7606应用。图9显示了一个-10 dBFS别名图像2.75千赫(6.25 kHz - 3.5 kHz)。因此,如果没有合格的平滑模拟过滤前的ADC,数字滤波器可能导致别名使用过采样图像通过大量毁灭。模拟应该使用平滑滤波器来去除此类噪声峰值叠加模拟信号。
图9。别名时,OSR大批杀害采样率<奈奎斯特频率的两倍。
结论
本文中讨论的挑战和考虑可以帮助设计师实现实用过滤器来帮助实现目标的精确采集系统。模拟滤波器需要接口的非理想的输入结构SAR或Σ-Δadc在不违反系统误差预算,而数字滤波器在处理器方面应该不会导致错误。这不是一项容易的任务,必须做出权衡在系统规格、响应时间、成本、设计工作,和资源。
进一步的阅读
本文最初发表的模拟对话访问他们的网站查看更多的技术文章be paly外围
引用
Holdaway,马克。”为adc设计平滑滤波器”。版,2006年版。
沃尔什,艾伦。”前端放大器和RC滤波器设计的精密SAR模拟-数字转换器”。模拟对话,46卷4,2012。
中,蒂姆•;中设计服务。“抽样:尼奎斯特没说什么,要做什么呢”(PDF)。中研讨会,2015。
文章内容的一种形式,允许行业合作伙伴分享有用的新闻,信息,技术和关于电路的读者的方式编辑内容并不适合。所有行业的文章受到严格的编辑指南的目的是提供读者有用的消息,技术专长,或故事。在行业的文章中表达的观点和意见不一定是合作伙伴和所有的电路或其作家。
