所有关于电路
行业的文章

RISC-V安全栈如何加强计算机架构

2019年11月26日通过泰德·斯皮尔斯微芯片

在本文中,Microchip的Ted Speers介绍了RISC-V及其安全堆栈如何为计算机体系结构和处理器安全性的开发提供解决方案。

RISC-V社区正在拥抱一个全新的安全平台,以帮助提供必要的简单性来最小化攻击面,同时也使设计人员能够自行评估开源架构的安全性。

RISC-V平台及其安全堆栈使开发人员能够创建解决方案,以防范像Meltdown和Spectre这样的漏洞,这些漏洞在当今飞速增长的连接设备中是不可避免的。

在2018年6月第45届计算机体系结构国际研讨会上的图灵演讲中,计算机先驱David Patterson和John Hennessy描述了一种新的计算机结构计算机架构的新黄金时代(PDF)。在他们的演讲中,他们描述了黄金时代的四个要素:

  1. 特定领域的硬件/软件合作设计
  2. 开放的指令集
  3. 敏捷芯片设计
  4. 增强的安全

尽管RISC-V已经成为一种引人注目的开源指令集体系结构,促进了特定领域体系结构的发展和投资,但它也正在成为处理器安全性的解决方案。

RISC-V的越来越受欢迎

为了提供一些背景,FPGA业务部门在微芯片技术公司自2014年12月以来一直从事RISC-V的出现。RISC-V对我们的吸引力及其潜力跨越了多个维度,包括创新的自由、对处理器命运的控制和降低成本。这些方面都是内向型的,解决了我们在市场上差异化和竞争的能力。对我们来说,RISC-V也代表了一个世代获得处理器安全权利的机会——一个协作和外部关注的维度,安全专家有机会协作和解决计算机安全问题。

确保FPGA的安全性

我们在获得FPGA安全性方面的经验让我们深入了解了存在于计算领域的硬件安全威胁,以及行业面临的挑战,找到这些威胁的解决方案。我们对FPGA安全性的深入研究始于2008年,并在2012年推出了我们的第一个带有集成处理器子系统的FPGA,从而带来了回报。

为了允许用户构建安全的应用程序,我们需要创建一种分层的方法,首先在基础上建立安全的硬件。这将支持构建一个用于设计安全性或IP保护的层,然后客户可以在其上构建应用程序层。作为这个过程的一部分,我们开始意识到侧信道攻击的存在,例如差分功率分析(DPA),它允许很容易地提取密钥。因此,我们成为唯一的FPGA供应商部署DPA对抗提供的CRI(现在的Rambus)。

将我们在FPGA安全性方面的经验投射到处理器安全性的状态,我们观察到处理器的基础硬件层是在几十年前建立的,那时处理器安全性还没有成为市场关注的问题。现有的指令集体系结构(ISAs)为了应对日益增长的安全计算需求,在脆弱的系统上添加了不优雅的补丁。

我们还敏锐地意识到侧通道,特别是微架构侧通道,通过它,程序员可以利用被掩盖的处理器实现特性来泄漏信息。随着Spectre和Meltdown的发布,整个计算机行业开始意识到微架构侧通道带来的威胁,以及重新构建计算机架构的硬件基础的需要。

RISC-V安全进步

我们看到了RISC-V作为重新构建计算硬件基础的平台的潜力,而且我们并不是唯一这样做的人。从第一次研讨会开始,安全性一直是RISC-V的主要主题,当时安全性是LowRISC和Shakti处理器程序演示的主要组成部分。这两个例子突出了RISC-V所支持的协作范围。

Shakti处理器项目是由印度的政府资助的,说明了各国利用RISC-V获得技术独立性的机会,而LowRISC则受到了蓬勃发展的开源硬件运动的推动。RISC-V行业活动的安全相关内容与活动本身的增长速度相同,2018年12月首届RISC-V峰会的55场会议中有13场专门讨论安全问题。

2018年RISC-V峰会13场安全会议之一的拥挤房间。

图1所示。在2018年RISC-V峰会13场安全会议中的一场演讲。

除了成为整个会话到安全性的焦点之外,有许多迹象表明RISC-V ISA正在成为处理器安全性的重心。

  • DARPA正在投资RISC-V和安全性,并选择RISC-V作为其通过硬件集成的系统安全性(SSITH)项目的评估平台。
  • 超过30个RISC-V基金会的成员要么提供基于安全的RISC-V产品,要么正在为安全工作组提供服务。
  • 基金会有两个技术工作组(Crypto和Trusted Execution Environment)正在创建RISC-V ISA扩展。
  • RISC-V基金会成立了一个安全常设委员会,负责确定和协调多方面的安全活动,包括将RISC-V推广为理想的安全工具,并就物联网和嵌入式设备的最佳安全实践达成共识。

超过30个RISC-V基金会成员提供安全产品或参与由基金会驱动的安全活动。

图2。超过30个RISC-V基金会成员提供安全产品或参与由基金会驱动的安全活动。图片由RISC-V基金会

RISC-V基金会安全常务委员会

基金会安全常务委员会最引人注目的项目是演讲人计划。每月一次,来自基金会内外的演讲者被邀请就广泛的安全相关主题发表演讲。Data61的Gernot Heiser提供了一个框架,该框架有可能告诉我们基于RISC-V的计算机安全范式是如何出现的。Gernot和他在Data61的同事们处于微架构侧通道研究的早期,2016年他们写了一篇论文(当代硬件上的微架构计时攻击和对策调查),描述了基于它们的攻击分类。

他们提出了一种称为“增强”指令集体系结构(aISA)的抽象,它扩展了硬件和软件之间的契约,超越了传统的ISA,有意地抽象了所有时间和微体系结构的概念。相反,aISA包含了允许应用程序二进制接口(ABI)对处理器系统的微体系结构状态施加更多控制的机制。例如,这可能包括缓存的刷新或分支预测逻辑的操作,以提供针对缓存计时通道等威胁的安全保证。

一旦我们定义和实现了aISA,我们就有机会创建我称之为RISC-V的安全栈,它是基于栈中正式指定元素的正式验证实现。该堆栈从硬件和基本ISA开始,并扩展到实现aISA的层。在此之上是一个安全的微内核,现在可以通过aISA访问微架构状态,并实现针对微架构侧通道攻击的对策。

RISC-V安全堆栈

图3。一个正式指定和验证的RISC-V安全栈。

RISC-V已经兑现了社区最初看到的许多承诺,包括重建计算机安全的基础。它在保护计算机架构和处理器方面的作用只会越来越大。

行业文章是一种内容形式,它允许行业合作伙伴以编辑内容不太适合的方式与All About Circuits阅读器共享有用的新闻、消息和技术。所有的行业文章都受到严格的编辑指导,目的是为读者提供有用的新闻,技术专长,或故事。在行业文章中所表达的观点和意见是合作伙伴的观点,而不一定是所有关于电路或其作者的观点和意见。